## 9日本国特許庁(JP)

①特許出願公開

# ⑩ 公 開 特 許 公 報 (A)

昭63 - 104343

@Int.Cl.4

識別記号

庁内整理番号

母公開 昭和63年(1988)5月9日

H 01 L 21/60

6918-5F

審査請求 未請求 発明の数 1 (全4頁)

公発明の名称 半導体装置

②特 頭 昭61-250974

②出 願 昭61(1986)10月21日

20発明者 蔵永

寛 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑫発 明 者 中 林 竹 雄

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

②代 理 人 并理士 大岩 增雄 外2名

印 細 4

1. 発明の名称

半導体装置

### 2. 特許請求の範囲

(1) いずれも、機関結合手段により素子を形成された互の活性面を向い合立に結合された2 枚以上のチンブからなり、それぞれの前配チンブの前記 活性面の反対側の面同志で接着して、積み上げられている複数の重ね合せチンプと

的配重ね合せチップ間を結合するワイヤとを 備えた半導体装置。

3. 発明の詳細な説明

[ 産業上の利用分野]

この発明は、半導体築機回路チップを積み上げ 、高機能化、高築積化をはかつた半導体装置に関 するものである。

〔従来の技術〕

第2図、第3図は、従来の半導体装蔵を示す平面図及びそのローロ断面図であり、図において(1) は第一層目の総積回路チップ、(2)は第二層目の線 後回路チップ、(3) は(1) の回路部分を保護し、(1) と(2) を固定する層、(4) は(1) と(2) の回路を電気的に接続するワイヤーであり、(5) はワイヤーポンデイング用パッドである。

従来の半導体装置は上記のように構成され、上記の要額で、何層にも重ね合せ回路の集積度を上げ、また高機能化をはかることができる。

[発明が解決しようとする問題点]

この発明はかかる問題点を解決するためになされたもので、前紀保護層を必要とせず、また、積 み進ねられたチンブ間の信号のやりとりをワイヤ

# 特開昭63-104343(2)

ーポンディング以外の方法で行える半導体装置を 符ることを目的とする。

### [問題点を解決するための手段]

との発明に係る半導体装置は、二枚以上のチップを回路面を何い合せ、回路面上に作られた電極同志を投続することによつて電気的に接続し、固定した重ね合せチップ、前配重ね合せチップを積み上げ、ワイヤーボンディングにより電気的に接続したものである。

#### 〔作用〕

この発明においては、前記追ね合せチンプ内の チンプ間では、任意の場所に設けられた選値をに より固定し、また、配気信号のやりとりを行い、 他の前記重ね合せチンプとは、チンプの英面同志 をはり合せ、固定し、ワイヤーボンデイングによ り、世気信号のやりとりをおこなつている。

#### [ 実施例 ]

第1凶はとの発明の一実施例を示す断面図であり、前配重ね合せチンプを2つ費み重ねたものである。(la)、(2a)はともに、その上面に回路部分

### 実施例の断面図を示す。

また、前記重ね合せチンプを存成するチンプは、同一のプロセスを用いて作る必要がないため、 多種類のプロセスで作られたチンプを組み合せ、 存成することによつて高機能化をはかることがで きる別の効果もある。

上紀実施例では、パンプ(6)を用いる場合であつたが、チップ (1a)、 (1b)のいずれかチップ (2a) (2b)のいずれかのパッド(7)上に収及した金などの厚いメッキ層を用いてもよい。

なお上配で説明を省略したがチンプ (1b) (2a)間の接続方法としては通常のダイボンデイング時の方法を採用した。

## [発明の効果]

この発用は以上説明したとかり、二枚以上のチップを固路面を向い合せ、バンブ等を用いて世気 的に接続し、固定した重ね合せチップを積み上げ ることにより、高集段化をはかり、従来装置に必 要だつた保護圏をなくす効果がある。

### 4. 図面の簡単な説明

をもつチンプ、(1b)、(2b)はともに、その下面に 回路部分をもつチンプ、(6)は前記重ね合せチンプ 内で電気的接続をとり、チンプを固定する機能結 合手段で本実施例ではパンプを用いており、(7)は このパンプ用パンドを示し、(10)は、下段の重ね 合せチンプ、(20)は上段の重ね合せチンプを示し ており、(10)と(20)は、ワイヤー(4)により電気的 に接続され、ダイボンドと同様の技術でチンプの 裏面同志をはり合せ固定されている。そのため従 来の装置には必要だつた保護層(3)を必要としない。

前起重ね合せチンプを構成するチンプ側は、パンプにより電気的に接続されているので、従来の 半導体装置に比べ設計がより容易になつている。

なか、上記実施例では、前配重ね合せチンプを 2段重ねたものを示したが、3段以上徴み返ねる ことによつてより高い集積度を得ることが可能で ある。

また、前記重ね合せチンプは3枚以上のチンプ を用いて保政することができ、第4 図に、前記重 ね合せチンプを3枚のチンプで機成した場合の一


第1図、第4図は、この発明の一実施例を示す 断面図、第2図、第3図はそれぞれ、従来の半導 体装履を示す平面図、断面図である。

図にかいて、(1a)(1b)(2a)(2b)は集積回路チップ、(4)はワイヤー、(6)は機電結合手段、(10)(20)はともに重ね合せチップである。

なお、各図中国一符号は同一または相当部分を 示す。

代理人 大岩 增雄

第 1 図



1a, 1b, 2a, 2b: +,7


4: 717-

6:横電結合手段

10:下段重ね合せチップ

20:上段重ね合セチップ

# 2 M



手 統 補 正 音(自発)

62 1 19 昭和 年 月 8

特許庁長官殿

1. 事件の表示 特願昭 61-250974号

2. 発明の名称

半導体装置

3. 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称

(601) 三菱電機株式会社

代表者 志 岐 守 哉

4.代 理 人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

氏 名

(7375) 弁理士 大 岩 増 雄

(連絡先03(213)3421特許部)

5. 補正の対象

(1) 明細書の発明の辞細な説明の機

(2) 図面

6. 補正の内容

(1) 四細数をつぎのとおり釘正する。

ページ	行	打正	前	訂正後
3	12	単極をに		18. 独に
.	*			
ľ			•	
				·
·				1
			•	*
{				
• [				
.				
	-			
.				
ļ		10		
			•	
				·
				;
	1			
•	i			

# 特開昭63-104343(4)

(2) 図面の第1 図を別紙のとおり訂正する。


7. 然付普類の目録

(1) 図面(第1図)

1 通

以上

第 1 図



1a.16.2a.26: 4 "7"

4:717-

6:機 电钴合守投

10:下段重ね合セチップ。

20:上较重ね合せチップ

## [Translation]

- (19) Japanese Patent Office (JP)
- (11) Japanese Patent Application Kokai Publication No. Sho 63-104343
- (12) Official Gazette for Kokai Patent Applications (A)
- (43) Kokai Publication Date: May 9, 1988
- (51) Int. Cl.<sup>4</sup> Identification No. JPO File No. H01L 21/60 6918-5F

Number of inventions: 1 Examination request: Not filed (total 4 pages [original])

- (54) Title of the Invention: SEMICONDUCTOR DEVICE
  - (21) Application No. Sho 61-250974
  - (22) Filing Date: October 21, 1986
- (72) Inventor: KURANAGA, Hiroshi

c/o Mitsubishi Electric Corp. LSI Research Laboratories, 4-1 Mizuhara, Itami-shi, Hyogo Prefecture

- (72) Inventor: NAKABAYASHI, Takeo
  - c/o Mitsubishi Electric Corp. LSI Research Laboratories, 4-1 Mizuhara, Itami-shi, Hyogo Prefecture
- (71) Applicant: Mitsubishi Electric Corp.
  - 2-2-3 Marunouchi, Chiyoda-ku, Tokyo
- (74) Agent: Masao Oiwa, patent attorney, and two other persons

# Specification

### 1. Title of the Invention

### SEMICONDUCTOR DEVICE

### 2. Claims

- (1) A semiconductor device comprising:
- a plurality of stacked chips, comprising two or more chips, whereof the active surfaces, whereon elements are formed by electromechanical bonding means, are made to face each other and are mutually connected, and the respective sides of said chips opposite said active faces are mutually bonded and stacked, and

wire that connects said stacked chips.

### 3. Detailed Description of the Invention

(Industrial Field Of Application)

The present invention relates to a semiconductor device, in which semiconductor integrated circuit chips are stacked, and which has improved performance and a higher level of integration.

(Prior Art)

Figure 2 and Figure 3 are, respectively, a plan view and a cross-sectional view along the line III-III showing a conventional semiconductor device. In the figures, 1 denotes an integrated circuit chip of the first layer, 2 denotes an integrated circuit chip of the second layer, 3 denotes a layer that protects the circuit part of 1 and fixes 1 and 2, 4 denotes a wire that electrically connects the circuits of 1 and 2, and 5 denotes a wire bonding pad.

A conventional semiconductor device is constituted as described above, and in the overview described above, the degree of integration and level of functionality of the circuits can be increased by stacking circuits in layers.

(Problems That the Invention Is to Solve)

In the conventional semiconductor device described above, two stacked chips are fixed, and the layer 3 for protecting the circuit part of the lower chip must be made of a nonconductive material that has little deformation due to heat. Moreover, the only way to electrically connect the upper and lower chips is by connection of the pads 5 on the periphery of the chips by wire bonding, which creates a problem of numerous restrictions in the design of the circuit.

The present invention was produced in order to solve these problems, and has the objective of offering a semiconductor device that does not require the aforesaid protective layer and allows signal exchange between stacked chips to be performed by a method other than wire bonding.

(Means Used to Solve the Problems)

In the semiconductor device according to the present invention, the circuit faces of two or more chips are placed facing each other and are electrically connected by connecting the circuits formed on the facing circuit faces, a plurality of stacked chips, and a fixed stacked chip is stacked on the aforesaid stacked chip, and his electrically connected by wire bonding.

(Operation)

In the present invention, the aforesaid stacked chips are fixed, and electrical signals are exchanged, by means of electrodes placed in a desired position, the other aforesaid electronic chip is positioned so as to be aligned with the backside of said chip and fixed, and electrical signals are exchanged therebetween by wire bonding.

(Working Example)

Figure 1 is a cross-sectional view of a working example of the present invention, wherein two stacked chips are stacked. 1a and 2a are both chips having a circuit part on their upper face, 1b and 1b are both chips having a circuit part on their lower face, 6 is an electrical connection means, which in this working example uses a bump, and which provides electrical connection between the aforesaid stacked chips and fixes the chips, 7 denotes a pad for this bump, 10 denotes the lower stacked chip, 20 denotes the upper stacked chip, and 10 and 20 are connected electrically by means of wire 4, and the back sides of both are aligned and affixed to each other by a technique such as die bonding. For this reason, the device does not require a protective layer 3, which is required in a conventional device.

In the working example described above, the aforesaid stacked chips are stacked in two stages, but a higher level of integration can be obtained by stacking of three or more.

The aforesaid stacked chips may also be constituted using three or more chips, and a cross-sectional view of a working example in the case where the aforesaid stacked chip is composed of three chips is shown in Figure 4.

In addition, since the chips making up the aforesaid stacked chip need not be produced using the same process, various effects can be obtained by combinations of chips made by different types of processes, and high integration can be achieved by this constitution.

The working example described above shows the case in which a bump 6 is used, but a thick plated layer of gold or the like that is deposited on any of the pads 7 of either of the chips 2a or 2b or either of the chips 1a or 1b may also be used.

(Effects of the Invention)

The present invention, as explained above, is formed by stacking stacked chips in which the circuit faces of two or more chips are made to face each other and electrically connected and fixed by means of a bump, etc., and is therefore able to achieve higher levels of integration and does not require a protective layer which has been necessary in prior devices.

## 4. Brief Explanation of the Drawings.

Figure 1 and Figure 4 are cross-sectional drawings showing a working example of the present invention, and Figure 2 and Figure 3 are, respectively, a plan and cross-sectional view showing a conventional semiconductor device.

In the figures, 1a, 1b, 2a, and 2b are integrated circuit chips, 4 is a wire, 5 an electromechanical bonding means, and 10 and 20 are stacked chips.

In the figures, the same reference numerals indicate the same or corresponding parts.

Agent: Masao Oiwa

# Figure 1

1a, 1b, 2a, and 2b: integrated circuit chips

4: wire

5: electromechanical bonding means

10: lower stacked chip

20: upper stacked chip

[Amendment of January 19, 1987, corrects a minor typographical error in the text (correction incorporated in the translation) and makes minor modifications to Figure 1—translator.]